VHDL TestBench 测试终止时自动结束仿真——assert方法
时间:2014-05-05 23:41:00
收藏:0
阅读:1045
可在结束仿真位置添加如下代码:
assert false
report "Simulation is finished!"
severity
Failure;
则在Modelsim run -all下自动终止并打印"Simulation is finished!"。
评论(0)