Error (10663): Verilog HDL Port Connection error at led_demo.v(6): output or inout port "led" must be connected to a structural net expression
时间：2015-11-26 23:26:23
收藏：0
阅读：2808
错误现象：
原因：
连接模块端口的中间变量使用wire类型，而不应该是reg类型。
修改：
评论（0）